




【1】パッケージ外観観察

- パッケージサイズ
- メーカー名、型番
- リード端子/半田ボール数、リード/ボールピッチ
- 内部組立構造調査、X線観察
(リーダチップ間の接続、リードフレーム形状、積層チップの有無)
- DB材








【2】チップ表面観察

- チップサイズ
- チップメーカー名、型番
- パッド数（使用パッド数）、パッドピッチ
- ブロックサイズ（ロジック、メモリ、アナログ）



【3】チップ表面/断面のSEM観察

- セルサイズ
- チャンネル幅、チャンネル長
- 配線層数
- 配線材料
- メモリの種類
- 回路規模



【4】構造解析のまとめ

PKG		CHIP					ブロックサイズ		
サイズ (mm)	ピン数	サイズ (mm)	PAD数 (使用数)	メーカー名	型番	配線総数 / 配線材料	Logic (mm ²)	Memory (mm ²)	Analog (mm ²)
5.0×5.0 (t=***)	32ピン	2.8×3.1 (t=***)	37個 (37個)	*****	*****	ML3層 / Al配線	約3.1	約0.4	約2.9
メモリセルサイズ (μm)	ゲート長		回路規模		メモリの種類	想定プロセスルール			
	Logic (μm)	Memory (μm)	Logic	Memory					
6.2 × 4.6	0.35	0.35	約70Kゲート *NANDゲート換算	8 kbit (約1KB)	SRAM	0.35 μm			